# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2000-022027

(43) Date of publication of application: 21.01.2000

(51) Int. CI.

H01L 23/12 H01L 21/60 // H01L 21/60

(21) Application number : 10-182220

(71) Applicant: SONY CORP

(22) Date of filing:

29.06.1998


(72) Inventor: MATSUMOTO YOSHIYUKI

# (54) SEMICONDUCTOR DEVICE, MANUFACTURE THEREOF, AND PACKAGE BOARD

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device and a manufacturing method thereof, wherein solder balls are effectively prevented from degrading in adhesion due to a thermal treatment carried out at a high temperature restraining the manufacturing cost of the semiconductor device from increasing in manufacturing cost. SOLUTION: A semiconductor device is equipped with

a spherical terminal 18, wherein the terminal 18 is fixed to a land 26 located on a wiring layer 16 to serve as an outer terminal provided in the rear of a package board 22 or a terminal as an inner connector between a semiconductor chip and the package board 22. The land 26 is equipped with a nickel layer 28 on the wiring layer 16 and a gold layer 32 which comes into contact with the terminal 18, and a diffusion stop layer 30 which is formed of Pd or Pd alloy to stop Ni from being diffused into the gold layer 32 is interposed



between the layer 28 and 32. Ni is prevented from being diffused upward by the diffusion stop layer 30, whereby the surface of the land 26 is hardly oxidized, and the gold layer 32 can be made thin through a flash plating method, so that a rigid and fragile layer of Au-Sn alloy or the like is hardly formed on a solder joint surface.

#### LEGAL STATUS

[Date of request for examination] [Date of sending the examiner's decision of rejection] [Kind of final disposal of application other than the examiner's decision of

rejection or application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

#### NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

## DETAILED DESCRIPTION

[Detailed Description of the Invention] [0001]

[The technical field to which invention belongs]

this invention is concerned with the semiconductor chip generally connected to a substrate electrically and mechanically, and is concerned especially with a flip chip construct.

[0002]

[Description of the Prior Art]

A flip chip method of construction is known in the conventional technology. The semiconductor chip which formed the solder bump in the activity side of a semiconductor chip is joined to a substrate through this solder bump a \*\*\*\* repetition and by carrying out a reflow of the solder further. A structural solder joint is formed between a semiconductor chip and a substrate, and it forms mechanical and electrical installation between this chip and a substrate. A narrow gap is left behind between a semiconductor chip and a substrate. [0003]

One obstacle seen when a flip chip method of construction is applied to a polymer printed circuit is falling by the mismatching of the coefficient of thermal expansion seen between a chip and a polymer substrate, so that the reliability of a solder joint cannot be received. That is, since a chip has the coefficient of thermal expansion of about 3 ppm[/degree ] C and a polymer substrate, for example, epoxy glass, has the expansion coefficient of 26 ppm[/degree ] C from about 16, this makes stress form in a solder joint. Since it is small, a structural solder joint is a disjunction plain-gauze cone. In order to strengthen the integrity of the solder joint in the interconnection of the flip chip to a substrate conventionally, lower part restoration of the capacity between a chip and a substrate was carried out with the lower part restoration (underfill) enclosure material which consists of suitable polymer. This lower part packing material is usually poured into the circumference of two contact surfaces of a semiconductor chip. Then, flux of this lower part packing material is slowly carried out by capillary action, and it fills the gap between a chip and a substrate. Next, this lower part packing material is calcinated and hardened over a long period of time. In order for this restoration enclosure material to become effective, it is important that it pastes a chip and a substrate well and improves the integrity of a solder joint by it. It is shown clearly that carrying out lower part restoration of the chip by the enclosure material hardened after that reduces the solder joint

crack by the coefficient-of-thermal-expansion mismatching between a chip and a substrate. Hardening enclosure material reduces the stress by the expansion and the differential shrinkage in a solder joint. [0004]

However, a lower part restoration process makes the assembly of an enclosure flip chip printed-circuit board (PWB) the labor-intensive and expensive time-consuming process containing some indefinite elements. In order to join an integrated circuit to a substrate, generally flux and the flux (low reside flux) which is not pure and whose residue is low degree are installed on a chip or a substrate. Next, this integrated circuit is installed on a substrate. This assembly is imposed on a solder reflow INGU heat cycle, and soldering of the chip is carried out to a substrate. The surface tension of a solder helps for a chip and a substrate terminal to carry out self-adjustment. After a reflow becomes very difficult [ that it removes the lower shell flux residue of a chip since a chip will approach very much to a substrate ] to operate it, and, generally it is not made. Therefore, the flux residue will usually be left behind to the space between a chip and a substrate. It is known that these residues will reduce the reliability and integrity of enclosure material. [0005]

Generally lower part restoration enclosure of a chip is performed after a reflow. In the conventional technology, the polymer specified for this lower part restoration enclosure was epoxy. The coefficient of thermal expansion and modulus of epoxy are because it can adjust by addition of a non-bulking agent. In order to realize the optimal reliability, the coefficient of thermal expansion near the 25 ppm[/degree ] C and the modulus of 4 or more GPas are desirable. Since desirable epoxy has a coefficient of thermal expansion exceeding 80 ppm[/degree] C, and the modulus of less than 4 GPas, the inorganic bulking agent generally chosen has a \*\*\*\* coefficient far lower than it and a far high modulus in the aggregate, as EPOSHIKI-inorganic substance mixture is in request within the limits. [0006]

The conventional lower part restoration enclosing method has the four following main faults. namely, -- 1. solder bump's reflow INGU, and lower part restoration and hardening of enclosure material serve as a multi-stage story process, and lead to lowering productive efficiency. Carrying out lower part restoration requires time for 2. flip chip assembly too much. Material is because it must flow through the minute gap between a chip and a substrate. The flux residue which remains in 3. gap Since the bond strength and fusion intensity of lower part restoration enclosure adhesives are reduced, it has a bad influence on the reliability of an assembly, and it is attained to. The limit effect of capillary action becomes criticality-like increasingly as 4. chip size increases. for the reason An enclosure process takes time increasingly, and becomes easy to form \*\*\*\*, and polymer becomes easy to separate it from a bulking agent at the time of application.

[0007]

Of course, offering a required low coefficient of thermal expansion and a high modulus, as possibility of shortening the increase of reliability and required time, and producing \*\*\*\* in enclosure material is reduced, it is an execute permission to add various improvement to this process. [8000]

As a conventional method of others which enclose a chip, it succeeds in the attempt in which the above-mentioned limit will be conquered, from the former through the hole in the substrate located near the center of a chip by applying the resin to enclose. after solder attachment and pure operation and an enclosure resin — the above — it was what pours into a hole and the circumference of a chip and secures full enclosure on the front face of a chip This method has the fault that it is necessary to reserve the area which does not have a circuit in the center of a substrate, in order to provide a hole with so intact space. Furthermore, the problem of a foam is not removed by this method, either.

Another conventional method indicated by U.S. Pat. No. 5,128,746 (Pennisi) applies the binder containing a flux agent to a chip or a substrate. A chip is positioned on a substrate and a reflow of the solder bump is carried out. This reflow in process and a flux agent promote wetting of the solder to the metal pattern of a substrate, further, when adhesives harden, it interconnects on parts so mechanically and a substrate is enclosed with them. A melting solder soaks the limitation of this method in a substrate metal promptly, and in order for the bump of a chip to perform [ a solder ] self-adjustment (self-align) to the metal pattern of a substrate with surface tension further, these adhesives are this thing [ that it must reach to an extreme reflow in process, and low viscosity must be maintained ]. However, the viscosity of these matter increases greatly by existence of the inorganic bulking agent needed. Therefore, by this method, a material useful as the flux and the enclosure material which have a low coefficient of thermal expansion required to acquire the optimal reliability and a high modulus was ungenerable.

[0010]

If lower part restoration is carried out by the enclosure material 102 which will harden a chip 100 after that if <u>drawing 1</u> and <u>drawing 2</u> are referred to, reducing the solder joint crack by the thermal-expansion mismatching between a chip and a substrate 104 is shown. The hardened enclosure material 102 changes into deformation of a chip 100 and a substrate 104 the stress induced by expansion and the differential shrinkage from the solder joint 106. That is, at <u>drawing 1</u>, <u>drawing 2</u> shows the deformation in contraction induction nature stress [ in / low temperature / for the deformation in hot expansion induction nature stress].

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-22027 (P2000-22027A)

(43)公開日 平成12年1月21日(2000.1.21)

(51) Int.Cl. <sup>7</sup>		識別記号	FΙ			テーマコード(参考)
H01L	23/12		HO1L	23/12	1.	4M105
	21/60		:	21/60	3115	4.6100
# H01L	21/60	3 1 1	:	21/92	603D	

### 審査請求 未請求 請求項の数17 〇L (全 11 頁)


	790	日本日本 不明本 明本大の数11 〇1 (主 11 貝)
(21)出願番号	<b>特願平10-182220</b>	(71) 出願人 000002185
(22)出顧日	平成10年6月29日(1998.6.29)	ソニー株式会社 東京都品川区北品川6丁目7番35号
		(72) 発明者 松本 美幸
		大分県東国東郡国東町大字小原3319番地の
		2 ソニー大分株式会社内
		(74)代理人 100094053
		弁理士 佐藤 隆久
		Fターム(参考) 4M105 AA13 AA16 FF05 FF06
		· ·

## (54) 【発明の名称】 半導体装置、その製造方法およびパッケージ用基板

### (57)【要約】

【課題】 BGAにおいてハンダボールの密着性が加熱 工程で低下する。

【解決手段】 パッケージ用基板22の裏面に設けた外部端子体、または半導体チップとパッケージ用基板22間の内部結線用の端子体として、配線層16上のランド部26に表面が球状の端子体18を固着させてなる半導体装置である。このランド部26が、配線層16上のニッケル層28と端子体18に接する金層32とを有し、両者間に、例えばPdRはからなり、Niが全層32内に熱拡散するのを阻止する拡散阻止層30が介在している。拡散阻止層30によりNiの上層拡散が阻止され、これによりランド部26表面が酸化されにくくなる一方で、金層32をフラッシュメッキ法等により薄くできるので、例えばAu-Sn合金等の固くて脆い層がハンダ接合面に形成されにくくなる。



#### 【特許請求の範囲】

【請求項1】半導体チップと、当該半導体チップが固定されたパッケージ用基板と、当該パッケージ用基板に形成され、前記半導体チップの表面に設けられた電極パッドまたは前記半導体チップの裏面に電気的に接続された配線層と、当該配線層上に形成されたランド部と、当該ランド部上に固着された表面が球状の端子体とを備え、前記ランド部が、前記配線層の部分上に形成されたニッケル層と、前記端子体に接する金層とを有する半導体装置であって、

前記ニッケル層と前記金層との層間に、前記ニッケル層 内のニッケルが前記金層内に熱拡散するのを阻止する拡 散阻止層が介在している半導体装置。

【請求項2】前記ランド部は、前記パッケージ用基板の前記半導体チップが固定された面と反対側の面に形成され、

当該半導体装置の外部端子として、前記端子体が前記ランド部上に固着されている請求項1に記載の半導体装置。

【請求項3】前記半導体チップが、前記パッケージ用基 20 板に形成された中空枠内に固定されて前記配線層とインナーリードにより接続され、

前記ランド部は、前記半導体チップの前記インナーリードが接続された面と同じ側の前記パッケージ用基板面に 形成され、

当該半導体装置の外部端子として、前記端子体が前記ランド部上に固着されている請求項1に記載の半導体装置。

【請求項4】前記拡散阻止層は、パラジウム、又は、パラジウムと他金属との合金からなる請求項1に記載の半 30 導体装置。

【請求項5】前記金層は、前記拡散阻止層よりも薄い請求項1に記載の半導体装置。

【請求項6】半導体チップと、当該半導体チップが表面側から固定されたパッケージ用基板と、当該パッケージ 用基板の半導体チップ固定面に形成され、パッケージの外部端子と電気的に接続される内側配線層と、当該内側配線層上に形成され、対向する前記半導体チップの表面に設けられた電極パッドに対し、内部結線用の端子体を介して電気的に接続された内側ランド部とを備え、

前記内側ランド部は、前記内側配線層上に形成されたニッケル層と、前記端子体に接する金層とを有する半導体 装置であって、

前記ニッケル層と前記金層との層間に、前記ニッケル層 内のニッケルが前記金層内に熱拡散するのを阻止する拡 散阻止層が介在している半導体装置。

【請求項7】前記パッケージ用基板の半導体チップ固定面と反対側の面に形成された外側ランド部と、

当該外側ランド部の表面に形成された表面が球状の外部 端子体とを更に有し、 前記外側ランド部は、前記拡散阻止層を含む前記内側ランド部と同じ積層構造を有する請求項6に記載の半導体装置。

【請求項8】前記拡散阻止層は、パラジウム、又は、パラジウムと他金属との合金からなる請求項6に記載の半導体装置。

【請求項9】前記金層は、前記拡散阻止層よりも薄い請求項6に記載の半導体装置。

【請求項10】半導体チップが固定されるパッケージ用 10 基板に、前記半導体チップ表面に設けられた電極パッド または前記半導体チップの裏面に電気的に接続される配 線層を形成し、当該配線層上にランド部を形成し、当該 ランド部上に表面が球状の端子体を固着する半導体装置 の製造方法であって、

前記ランド部の形成に際し、前記配線層上にメッキ法によりニッケル層を形成し、

前記ニッケル層上に導電性の拡散阻止層を形成し、 前記拡散阻止層上にメッキ法により金層を形成した後、 形成したランド部内で、前記拡散阻止層により、前記ニッケル層内のニッケルが上層の前記金層に熱拡散することを阻止しながら、前記端子体を加熱を含む工程によって前記ランド部上に固着する半導体装置の製造方法。

【請求項11】前記金層を、フラッシュメッキ法により前記拡散阻止層より薄く形成する請求項10に記載の半導体装置の製造方法。

【請求項12】半導体チップが表面側から固定されるパッケージ用基板の面に、パッケージの外部端子に電気的に接続される内側配線層を形成し、当該内側配線層上に内側ランド部を形成し、前記半導体チップを前記パッケージ用基板に固定する際に、当該半導体チップの表面に設けられた電極パッドを内部結線用の端子体を介して前記内側ランド部に電気的に接続する半導体装置の製造方法であって、

前記内側ランド部の形成に際し、前記内側配線層上にメッキ法によりニッケル層を形成し、

当該ニッケル層上に導電性の拡散阻止層を形成し、

前記拡散阻止層上にメッキ法により金層を形成した後、 形成した前記内側ランド部内で、前記拡散阻止層によっ て前記ニッケル層内のニッケルが上層の前記金層に熱拡 40 散することを阻止しながら、前記半導体チップを、加熱 を含む工程によって前記内部結線用の端子体を介して前 記内側ランド上に固着する半導体装置の製造方法。

【請求項13】前記パッケージ用基板の半導体チップ固定面と反対側の面に、前記内側ランド部に電気的に接続される外側配線層を形成し、

当該外側配線層上に、下層からニッケル層, 拡散阻止層, 金層によりなる外側ランド部を形成し、

形成した前記外側ランド部内で、前記拡散阻止層によって前記ニッケル層内のニッケルが上層の前記金層に拡散 することを阻止しながら、表面が球状の外部端子体を、

加熱を含む工程によって前記外側ランド部上に形成する 請求項12に記載の半導体装置の製造方法。

【請求項14】前記金層を、フラッシュメッキ法により 前記拡散阻止層より薄く形成する請求項12に記載の半 導体装置の製造方法。

【請求項15】半導体チップが固定される面、これに対 向した面の少なくとも一方に形成され、前記半導体チッ プの表面に設けられたパッドまたは前記半導体チップの 裏面に電気的に接続される配線層と、当該配線層上に形 成され、前記半導体チップと内部結線を達成する端子体 10 とする必要がなく、高精度な実装技術も不要となるの が固着され、または外部端子として表面が球状の端子体 が形成されるランド部とを有し、

当該ランド部が、前記配線層上に形成されたニッケル層

前記端子体に接する金層とを有するパッケージ用基板で あって、

前記ニッケル層と前記金層との層間に、前記ニッケル層 内のニッケルが前記金層内に熱拡散するのを阻止する拡 散阻止層が介在しているパッケージ用基板。

【請求項16】前記拡散阻止層は、パラジウム、又は、 パラジウムと他金属との合金からなる請求項15に記載 のパッケージ用基板。

【請求項17】前記金層は、前記拡散阻止層よりも薄い 請求項15に記載のパッケージ用基板。

【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、BGA(Ball Grid Array)またはCSP(Chip Size Package) 等の表面実 装形半導体パッケージに半導体チップを組み込んでなる 半導体装置、その製造方法、および当該半導体装置の製 造に好適に用いることができるパッケージ用基板に関す る。

#### [0002]

【従来の技術】高度情報通信時代を迎え、電子機器に対 する更なる使い易さおよび便利さ等の追求から、電子機 器に搭載されるLSIに対し、小型化、高機能化、高性 能化、さらに低コスト化が要求されている。このため、 LSIチップの一層の高集積化に伴ってそのI/O数も 増大する傾向にある一方で、パッケージ自体の小型化要 求も強く、これらを両立させるために、半導体部品の高 密度な基板実装に適合した半導体パッケージ技術の開発 の重要性が高まっている。

【0003】高密度な半導体パッケージ技術は、従来で はQFP(Quad Flat Package) を主流として発展してき たが、QFPのファインピッチ化には限度があり、これ を回路基板上に実装する際の負担も大きいことから、近 年では、面実装形の半導体パッケージが注目されてい

【0004】実装コストを含むトータルな低コスト化が 可能な面実装形の半導体パッケージとして、ハンダボー 50 の接触面積を制限する。このため、形成されるハンダボ

ルをパッケージの底面エリアに、例えば格子状に配列し て外部端子としたBGAが知られている。最も一般的な 構造のBGAとして、パッケージ用基板の一面上に半導 体チップを実装し、それを樹脂モールディングした後、 反対側の他面に外部端子としてハンダボールをエリア状 に形成したものがある。このBGAでは、実装エリアが 面で達成されるので、外部端子のピッチが緩和され、こ のためパッケージの小型化が比較的容易に達成できると いう利点を有する。また、回路基板側でも峡ピッチ対応 で、BGAを用いると、パッケージコストが多少高い場 合でもトータルな実装コストとしては低減できるという 利点がある。

【0005】図7は、このBGAの底面に設けられた外 部端子(ハンダボール)を中心とした部分の断面図であ る。図7において、符号100はBGA、102はパッ ケージ用基板を示す。図7ではBGAのハンダボール形 成面が現れているが、その面に対向するパッケージ用基 板面上には、特に図示しないが、半導体チップが裏面か 20 ら銀ペーストを介して固定されている。また、パッケー ジ用基板面内の半導体チップ周囲には配線層が形成さ れ、その配線層と半導体チップの表面に予め設けられた 電極パッドとが、金ワイヤで接続されている。そして、 半導体チップと金ワイヤ周囲とが樹脂で封止されてい る。

【0006】図7において、符号104は上記半導体チ ップと電気的に接続された外側の配線層を示し、銅メッ キからなる。この外側配線層104と、パッケージ内側 の前記配線層とは、特に図示しないが、例えばパッケー ジ用基板102に形成されたスルーホールまたはパッケ ージ用基板102内の埋込配線層を介して、電気的に相 互接続されている。

【0007】BGA100では、図7に示されているよ うに、銅からなる配線層104上に、ニッケルメッキ層 106および金メッキ層108が順に積層され、これに よりハンダボールのランド部110が形成されている。 ニッケルメッキ層106はハンダボールとの間でハンダ 接合を形成する。また、金メッキ層108は、このハン ダ接合が形成されるまでの間にニッケルメッキ層106 の表面が酸化されて、ハンダ濡れ性およびハンダボール の密着性が低下することを防止するための層である。各 メッキ層の厚さは、例えば、配線層104が25~30 μ m、ニッケルメッキ層106が5μ m以上、金メッキ 層108が0. 5μm以上である。このように構成され たランド部110の周囲は、ソルダレジスト膜112で 覆われ、また、金メッキ層108の上部には、ハンダボ ール114が形成されている。このソルダレジスト膜1 12は、ソルダペースト印刷法によってハンダボール1 14を形成する際に、ソルダペーストとランド部110

ール114の高さを出来るだけ高くすることができる。 したがって、他の方法、例えばハンダボール搭載法を採 用する場合には、このソルダレジスト膜112は省略し てよい。

【0008】具体的に述べると、ソルダペースト印刷法の場合、ソルダペーストがランド部110上にスクリーン印刷により転写された後、加熱してリフローすることにより、ランド部110上に表面が球状のハンダボール114が形成される。一方、ハンダボール搭載法の場合は、パッケージ用基板102の底面全体にフラックスを 10 塗布したあと、別に形成されて治具上に整列されたハンダボール114が加熱処理によりランド部110上に移載された後、リフローを経て、ランド部110上にハンダボール114が固着される。

【0009】このようにしてハンダボールが形成されたBGA100は、実装対象のプリント基板(マザーボード)に対してフェイスダウンさせた状態でハンダボール114を介して表面実装される。このとき、ハンダボール114は外部から加熱され、その熱でハンダボール114自体が溶解することにより、図示しないマザーボードに形成されたボールパッド部に固着される。

#### [0010]

【発明が解決しようとする課題】ところが、ハンダボール114を予め形成する際、または、BGAの実装時にハンダボール114をマザーボード上で固着させる際に、BGA100の底面側を加熱すると、ニッケルメッキ層106内のNi原子がその熱により金メッキ層108内に拡散し金メッキ層108の表面に達するため、その表面が酸化されやすくなってハンダボール114の密着性が低下する。

【0011】このNi原子のハンダボール114への到達を防止するためには、金メッキ層を厚くする対策が有効であり、上記構成では金メッキ層108を $0.5\mu$ m以上と比較的に厚くしている。しかし、金メッキ層108が余り厚いと、上記加熱処理においてAu原子がハンダ内に拡散する過程でAuの供給量が余りに多いため、Auと錫(Sn)の合金層がニッケルメッキ層106との界面に一様に形成される。このAu-Pb合金層は固くて脆いため、ニッケルメッキ層106との界面でハンダボール114が剥離して脱落することがある。

【0012】また、金メッキ層108が厚いことは、高価な金を多量に用いることとなり、コスト面から考えても好ましいことではない。

【0013】本発明は、上述した事情に鑑みてなされたものであり、製造コストを低く抑えながら、高温での熱処理によるハンダボールの密着性低下を有効に防止した半導体装置およびその製造方法を提供することを目的とする。また、本発明は、上記半導体装置の製造に好適に用いることができるパッケージ用基板を提供することを他の目的とする。

[0014]

【課題を解決するための手段】上記目的を達成するため に、本発明の半導体装置は、半導体チップと、当該半導 体チップが固定されたパッケージ用基板と、当該パッケ ージ用基板に形成され、前記半導体チップの表面に設け られた電極パッドまたは前記半導体チップの裏面に電気 的に接続された配線層と、当該配線層上に形成されたラ ンド部と、当該ランド部上に固着された表面が球状の端 子体とを備え、前記ランド部が、前記配線層の部分上に 形成されたニッケル層と、前記端子体に接する金層とを 有する半導体装置であって、前記ニッケル層と前記金層 との層間に、前記ニッケル層内のニッケルが前記金層内 に熱拡散するのを阻止する拡散阻止層が介在している。 【0015】このランド部および端子体は、例えばBG A等において、パッケージ用基板の底面に外部端子とし て設けてもよいし、また、BGAまたはCSP等におい て、半導体チップとパッケージ用基板との内部接合端子 として設けてもよい。この拡散阻止層は、好ましくは、 パラジウム、又は、パラジウムと他金属との合金からな 20 る。また、前記金層は、好ましくは、前記拡散阻止層よ

6

【0016】本発明の半導体装置の製造方法は、半導体チップが固定されるパッケージ用基板に、前記半導体チップ表面に設けられた電極パッドまたは前記半導体チップの裏面に電気的に接続される配線層を形成し、当該ランド部上に表面が球状の端子体を形成する半導体装置の製造方法であって法によりニッケル層を形成し、前記配線層上にメッキ電性のよりニッケル層を形成し、前記拡散阻止層上にメッキ電性の拡散阻止層を形成し、前記拡散阻止層上にメッキ法により金層を形成した後、形成したランド部内で、前記拡散阻止膜により、前記ニッケル層内のニッケルが上層の前記金層に熱拡散することを阻止しながら、前記端子体を加熱を含む工程によって前記ランド部上に形成する。

【0017】この製法は、外部端子用の外側ランド部、または、パッケージ用基板と半導体チップとの内部結成用の内側ランド部の何れにも適用できる。また、好ましくは、前記金層をフラッシュメッキ法により前記拡散阻止層より薄く形成するとよい。

40 【0018】本発明の半導体装置およびその製造方法によれば、パッケージ用基板面に形成されたランド部上に、外部端子として表面が球状の端子体を加熱により形成する。また、パッケージ用基板上に半導体チップを固定する際に、内部結線用の端子体として例えば半導体チップの電極パッド上に形成された端子体を、パッケージ用基板上面に形成された内側ランド部上に加熱により融着する。さらに、その後、当該半導体装置を例えばマザーボード等の上に表面実装する際に、外部端子体が実装基板上に設けたボールパッド部に加熱により融着され

50 る。この何れの場合においても、ランド部が加熱される

とニッケル層内のNi原子が振動を始め金層が設けられた上層側に拡散しようとするが、そのNi原子は拡散阻止層によって金層内への拡散が阻止され、ニッケル層内に封じ込められる。このため、従来のようにNi原子が金層の表面に達することがない。このような拡散阻止層の介在によって、その上層の金層を薄くしても、端子体の密着性が低下しない。

【0019】また、その加熱時には、同時に、金層内のAu原子および拡散阻止層の構成原子(例えば、Pd原子)が端子体内に拡散する。ところが、本発明では金層を薄くできることから、その場合、Au原子が端子体の構成原子(例えば、ハンダ内のSn)と結合しても、この合金層が端子体の密着性を低下させる層としてニッケル層の界面に一様に形成されることがない。

【0020】本発明のパッケージ用基板は、半導体チップが固定される面、これに対向した面の少なくとも一方に形成され、前記半導体チップの表面に設けられた電極パッドまたは前記半導体チップの裏面に電気的に接続される配線層と、当該配線層上に形成され、前記半導体チップとの内部結線を達成する端子体が固着され、または外部端子として表面が球状の端子体が形成されるランド部とを有し、当該ランド部が、前記配線層上に形成されたニッケル層と、前記端子体に接する金層とを有するパッケージ用基板であって、前記ニッケル層と前記金層との層間に、前記ニッケル層内のニッケルが前記金層内に熱拡散するのを阻止する拡散阻止層が介在している。

#### [0021]

【発明の実施の形態】以下、本発明の実施の形態について、図を参照しながら説明する。本発明は、パッケージ化された半導体装置、製造方法および当該半導体装置の製造に好適に用いることができるパッケージ用基板に関する。本発明に係る半導体装置は、いわゆるBGA(Ball Grid Array)、CSP(Chip Size Package)に広く適用可能である。BGAは、その材料および構造的な特徴によって、大まかには、パッケージ用基板が樹脂,セラミックまたは銅からそれぞれなるP-BGA(Plastic Ball Grid Array), C-BGA(Ceramic BallGrid Array), S-BGA(Super Ball Grid Array)と、これにBGAとTAB(Tape Automated Bonding)の特徴を併せ持つT-BGA(Tape Ball Grid Array)を加えたものに細分類できる。本発明は、この何れに対しても広く適用可能である。

#### 【0022】第1実施形態

本実施形態は、P-BGA, C-BGA, S-BGAに関する。図1は、本実施形態に係る半導体装置の構造例を示す断面図、図2は図1に示す半導体装置の外部端子となるハンダボールとランド部の要部拡大断面図である。

【0023】図1において、符号1は本実施形態の半導 6は、例えば銅からなる外側配線層16上に、ニッケル体装置であるBGA、2は主にBGAの機械的な強度を 50 メッキ層28、Niの拡散阻止層としてのパラジウムメ

8 維持するためのパッケージ用基板、4は半導体チップである。

【0024】パッケージ用基板2は、P-BGAの場合、例えばBT (Bismalemide Triazine) エポキシ材からなる。BTエポキシ材は、一般のプリント配線基板に使用される材料と同じであるが、BGAパッケージとなるまでの製造工程での熱履歴が過酷なこと、および、半導体チップ4のダイレクトボンディングが必要となることなどから耐熱性を高めた樹脂材料である。

【0025】パッケージ用基板2の半導体チップ4を載置する面(以下、この面を"内面"という)側には、エッチングによって、半導体チップ4を固定するダイヤタッチ層6と、その周囲の内側配線層8とが形成されている。このダイヤタッチ層6上に、半導体チップ4がその裏面側から銀ペースト10を介して固定されている。また、電源電圧およびシグナル用の内側配線層8は、半導体チップ4の表面に形成された電極パッドに対し、金ワイヤ12により電気的に接続されている。そして、これら半導体チップ4、金ワイヤ12および内側配線層8の一部が、モールド樹脂14によって封止されている。

【0026】パッケージ用基板2の反対側の面(以下、この面を"外面"という)には、同じくエッチングによって、図2にも示すように外側配線層16が形成されている。この外側配線層16上には、パッケージの外部端子体としてのハンダボール18が、後述するように複数のメッキ層を介して固着されている。このハンダボール18周囲のパッケージ用基板2の外面全域、および半導体チップ搭載面のモールド樹脂14周囲の内側配線層8の表面部分は、ソルダレジスト膜20により覆われている。

【0027】パッケージ用基板2には、それぞれ内壁が 導電膜により被膜された2種類の貫通孔、即ちBGAの 放熱性を向上させるためのサーマルバイヤホール(Ther malVia Hole)22と、電源電圧およびシグナル用のス ルーホール(Through Hole)24とが設けられている。 サーマルバイヤホール22は、ダイヤタッチ層6の裏面 側に所定数設けられており、当該ダイヤタッチ層6と接 地用の外側配線層16および接地用のハンダボール18 とを電気的に接続している。スルーホール24は、内側 配線層8と、電源電圧又はシグナル用の外側配線層16 およびハンダボール18とを電気的に接続する電気経路 として設けられたものである。これにより、配線経路を 最短距離化して、ノイズ源となるインダクタンス等の低 減、信号遅延の短縮等が可能となり、半導体装置の高性 能化が図られている。

【0028】図2に示すように、パッケージ用基板2の外側配線層16上には、そのハンダボール18が装着される部分にランド部26が形成されている。ランド部26は、例えば銅からなる外側配線層16上に、ニッケルメッキ層28 Niの扩散阻止層上してのパラジウルメ

ッキ層 30 および金メッキ層 32 を順に積層してなる。各層の厚さは、例えば、外側配線層 16 が 25 ~ 30  $\mu$  m、ニッケルメッキ層 28 が 5  $\mu$  m以上、パラジウムメッキ層 30 が 0 . 02 ~ 0 . 5  $\mu$  m、金メッキ層 32 が 0 . 003 ~ 0 . 01  $\mu$  m程度に設定されている。

9

【0029】ニッケルメッキ層70は、外側配線層16のバリアメタルとして形成され、外側配線層16の酸化防止および耐熱性を向上させるとともに、金メッキ層320耐熱性を維持するためのものである。また、金メッキ層32は、ランド部26とハンダボール18との間にハンダ接合が形成されるまでにニッケルメッキ層28の表面が酸化されて、ハンダ濡れ性およびハンダボール18の密着性が低下することを防止するための層である。この金メッキ層32のハンダボール接触部分は、ハンダボール固着時のランド部26を加熱する際にハンダボール18内に熱拡散する。

【0030】本発明の特徴である拡散阻止層、即ち本例のパラジウムメッキ層30は、ランド部26の加熱時に、ニッケルメッキ層28内のNi原子の金メッキ層32への拡散を阻止するために設けてある。このパラジウ20ムメッキ層30は、純Pdのほか、Pdと他金属(例えば、Ni)との合金から構成させてもよい。また、拡散阻止層の機能を発揮する他の金属、例えばNi-W合金等から構成してもよい。

【0031】従来構成のように拡散阻止層がない場合、
ランド部の加熱時に、ニッケルメッキ層内のNi原子が
その熱により金メッキ層内に拡散し、それにより、ニッケル原子が部分的に金メッキ層の表面に達するため、その表面が酸化されやすくなってハンダボールの密着性が
低下する。このNi原子のハンダボールへの到達を防止 30 必要がある。するためには、金メッキ層を厚くする対策が有効であり、従来の構成では金メッキ層を0.5μm以上と比較的に厚くしている。しかし、金メッキ層が余り厚いと、上記加熱処理においてAu原子がハンダ内に拡散する過程でAuの供給量が余りに多いため、Auと錫(Sn)の合金層がニッケルメッキ層との界面に一様に形成される。このAu-Sn合金層は固くて脆いため、ニッケルメッキ層との界面でハンダボールが剥離して脱落することがある。

【0032】これに対し、本実施形態では、パラジウムメッキ層30をニッケルメッキ層28と金メッキ層32との間に介在させ、Ni原子をニッケルメッキ層28内に封じ込める。このため、ランド部26表面の酸化を防止するほか、金メッキ層32を例えばフラッシュメッキ 法を用いて薄く形成することができる。金メッキ層32を薄くすると、Au原子がハンダ内に拡散する量を少なくでき、その結果として、AuーPb合金層の生成を抑制し、ハンダボール18脱落を有効に防止することが可能となる。なお、このパラジウムメッキ層30も、金メッキ層26と同様に加熱時にハンダ内に拡散する。した

がって、この熱拡散の過程で、パラジウムメッキ層 3 0 は金メッキ層 2 6 とともに下地のニッケルメッキ層 2 8 が酸化されるのを防止する役目を果たす機能を果たし、最終的には、ニッケルメッキ層 2 8 とハンダボール 1 8 との間で良好なハンダ接合が形成される。

【0033】このように構成されたランド部26の周囲は、ソルダレジスト膜20で覆われ、また、ランド部26上には、ハンダボール18が形成されている。このソルダレジスト膜20は、詳細は後述するが、ソルダペーストレランド部18の接触面積を制限する。そして、ソルダレジスト膜20の開口部の面積,厚高さとして、ソルダレジスト膜20の開口部の面積,厚高さを制御するうえで重要となる。さらに半導体パッケージの表面保護膜として、耐湿性および絶縁性等の諸条件を備えている必要である。ソルダペースト印刷法以外のハンダボール形成法、例えばハンダボール搭載法を採用する場合には、このソルダレジスト膜20は、単なる保護膜で代替できる。

1.5mm φ程度の欠球体であり、例えばPbが60%、Snが40%で融点が180度程度の低融点ハンダ、あるいは例えばPbが90%、Snが10%で融点が250度程度の高融点ハンダ等様々な種類があり、これらは、組み立てプロセスに応じて適宜選択される。ハンダボール18としては、実装時のマザーボード側のボールパッドとの電気的な接続を確実に行うために、その高さが一定以上あり、また強度や隣接端子間の短絡を防止するために大きさも精度よくコントロールされている必要がある

【0035】つぎに、BGA1の製造方法について説明する。まず、所定の貫通孔を形成したパッケージ用基板を用意し、両面にダイアタッチ層6および配線層8,16となる銅膜を、例えばスパッタリング法により成膜する。このとき、貫通孔の内壁が銅膜により皮膜され、サーマルバイヤホール22およびスルーホール24が形成される。つぎに、形成した銅膜をパターニングして、ダイアタッチ層6および配線層8,16を形成する。

【0036】上述した工程完了後、パッケージ用基板2 40 の両面側からフォトソルダレジストインクを使用して、 樹脂モールドされる領域の周辺部分および各ランド部2 6の周辺領域にソルダレジスト膜20を形成する。この とき、ソルダレジスト膜20の各ランド部26に対する 相対位置および厚さを正確に管理するともに、後で樹脂 モールド及び金属メッキがされることから、サーマルバ イヤホール22およびスルーホール22内をソルダレジ ストインクで予め埋め込む必要がある。

制し、ハンタボール18脱落を有効に防止することが可 【0037】つぎに、パッケージ用基板2の裏面(外 能となる。なお、このパラジウムメッキ層30も、金メ 面)にランド部26を形成する。具体的には、ソルダレ ッキ層26と同様に加熱時にハンダ内に拡散する。した 50 ジスト20により開口した部分に電解または無電解メッ

キ法により、ニッケルメッキ層28,パラジウムメッキ 層30を順次形成する。さらに、金メッキ層32を、フ ラッシュメッキ法により形成する。

【0038】続いて、常法にしたがって、ダイボンディ ング、ワイヤボンディング、樹脂モールディングを行 う。すなわち、ダイヤタッチ層6に銀ペースト10を塗 布し、その上に半導体チップ4を載置したあと、銀ペー スト10を凝固させるために所定条件の熱処理を行う。 また、半導体チップ4上の電極パッドと内側配線層8を 金ワイヤ12で接続したのち、金型内でモールド樹脂を 注入して半導体チップ4を樹脂封止し、キュア後に金型 から取り出す。

【0039】つぎに、ソルダペースト印刷法によって、 ハンダボール18の形成を行う。具体的には、ソルダペ ーストをランド部26上にスクリーン印刷により転写さ した後、加熱してリフローすると、ランド部26上に表 面が球状のハンダボール18が形成される。このハンダ ボールの形成時に、PdおよびAuがソルダペースト中 に熱拡散し、最終的には、ニッケルメッキ層28とハン ダボール18との間でハンダ接合が形成される。この加 20 熱過程で、パラジウムメッキ層30および金メッキ層2 6によって下地のニッケルメッキ層28表面が保護さ れ、その表面酸化が防止される。また、このハンダボー ル形成時またはその後の加熱時において、本実施形態で は、前記したようにパラジウムメッキ層30によってN i 原子がニッケルメッキ層28内に封じ込められ、ラン ド部26表面の酸化が有効に防止される。さらに、前記 したように金メッキ層32を薄く形成できるので、ハン ダ接合界面でのAu-Sn合金層の形成を有効に抑制で きる。以上の理由によって、ニッケルメッキ層28とハ *30* ンダボール18との間に形成されるハンダ接合は良好な ものとなる。

【0040】ハンダボール形成法としては、以上に述べ たソルダペースト印刷法のほかに、フラックスまたはソ ルダペーストを用いたハンダボール搭載法が採用でき る。これらのハンダボール搭載法では、パッケージ用基 板2の底面全体にフラックスを塗布(または、ソルダペ ーストを印刷)したあと、別に形成されて治具上に整列 されたハンダボール18を加熱処理によりランド部26 上に移載された後、リフローを経て、ランド部26上に 40. この点で製造コストを抑える利点がある。 ハンダボール114が固着される。なお、フラックスを 用いる場合は、その後、パッケージ用基板2の底面に残 存する余分なフラックスを洗浄によって除去する。

【0041】このようにしてハンダボール18が装着さ れたBGA1は、実装対象のプリント基板 (マザーボー ド) に対してフェイスダウンさせた状態でハンダボール 18を介して表面実装される。このとき、ハンダボール 18は外部から加熱され、その熱でハンダボール18自 体が溶解することにより、図示しないマザーボードに形 成されたボールパッド部に固着される。

【0042】なお、本実施形態では、種々の変更が可能 である。たとえば、半導体チップ4の固定方法および端 子接続方法は、上記の如く銀ペースト塗布法およびワイ ヤボンディング法に限らず、両者を一括して行うフリッ プチップ法の採用が可能である。フリップチップ法で は、パッケージ用基板2の内面にも上記したランド部2 6と同じ構成の内側ランド部を設ける。また、本発明の "内部結線用の端子体"として、当該内側ランド部上ま たは半導体チップの電極パッド上にハンダバンプを予め 10 形成しておき、これを介してICとパッケージ用基板 2 を接続する。この内側ランド部においても、前記したと 同様に、端子体の脱落および固着強度の低下が防止され る。なお、このフリップチップ法については、後述する 第3実施形態において詳しく述べる。

12

【0043】また、上記説明では、ハンダボールは鉛と 錫から構成されるとしたが、ハンダボールの材質はこれ に限定されない。つまり、ハンダボール搭載法では、高 い熱伝導度と電気伝導度を有する銅を高精度な球体に形 成し、その表面に均一なハンダコーティングを施したハ ンダボールを用いてもよい。この場合のコーティング用 材質としては、共晶ハンダ、銀ペースト、ニッケル等を 使用するとよい。さらに、パッケージ用基板2の材料 は、C-BGAの場合はセラミック、S-BGAの場合 は銅が選択される。このパッケージ用基板2を薄い基板 を積層させた構造とし、その内部の電気経路は、スルー ホールに限定されず、積層基板間に埋め込まれた配線層 により実現してもよい。その他、サーマルバイヤホール を省略する、その代わりに放熱板を設ける、或いは樹脂 モールディングに代えてキャップシールでⅠCを封入す る等、種々の変更が可能である。

【0044】本実施の形態では、端子体のランド部26 内に拡散阻止層としてパラジウムメッキ層30を介在さ せたことにより、ランド部26表面の熱酸化が防止さ れ、またランド部26と端子体間に、例えばAu-Sn 合金層のような固くて脆い層が形成されない。このため 良好なハンダ接合が達成され、その結果、端子体の脱落 および固着強度の低下が有効に防止できる利点がある。 また、Au層を、例えばフラッシュメッキ法等によって 薄く形成してもよいことから、高価なAuを節約でき、

#### 【0045】第2実施形態

本実施形態は、本発明をT-BGAに適用した場合であ る。図3は、本実施形態に係る半導体装置の一構成例を 示す概略断面図である。図3において、符号40は本実 施形態に係るT-BGA、42はパッケージ用基板を示

【0046】本実施形態におけるパッケージ用基板42 は、機械強度を確保するために例えば銅等のメタルから なる固定板44と、固定板44の一方面に接着剤を介し 50 て貼り合わせたポリイミド製のTABテープ46とから なる。TABテープ46の外面には、鋼箔を接着剤で張り付けた後、これを所定パターンにエッチングすることにより、外側配線層16とインナーリード46aとからなるパターンが形成されている。このパターン内において、所定の外側配線層16とインナーリード46a同士の相互接続が達成されている。そして、外側配線層16の周囲を開口させた残りのTABテープ46表面が、ソルダレジスト膜20により覆われている。

【0047】このパッケージ用基板42の中央部分は中空枠状になっており、その中に、半導体チップ4がTA 10 Bテープ46と電気的に接続した状態で、封止樹脂48によって固定されている。具体的に、半導体チップ4は、その表面に形成された電極パッド上にインナーリード46aの先端部分が熱圧着されている。そして、半導体チップ4が、その表面全体からパッケージ用基板42の中空枠内壁に達する部分で、封止樹脂48によってTABテープ46に固定されている。これにより、インナーリード46aを介して半導体チップと外側配線層16との電気的な接続が達成されている。一方、半導体チップ4の裏面と固定板44の外面に、メタル製の放熱板4 20 9が導電性の接着剤等により固定されている。

【0048】個々の外側配線層16上には、図2と同様なメッキ層28,30,32の積層構成のランド部26が形成され、その上に、外部端子体としてのハンダボール18が固着されている。

【0049】このような構成のT-BGA40は、半導体チップ4の電極引き出し面と、外部端子体(ハンダボール18)の固定面が、ほぼ同一面状にエリア配置され、半導体チップ4と外部端子体との接続が一層の配線層パターンのみによって達成されている。このため、T-BGA40は、そのパッケージ内の信号伝達経路が短く、寄生インダクタンスや寄生キャパシタンスが小さいという利点を有する。したがって、このT-BGA40は、動作周波数が高い高速信号処理用のIC向けに適している。

【0050】つぎに、T-BGA40を製造する方法の一例を、説明する。まず、配線パターン16,46aをポリイミド層の一面に形成し、その上にソルダレジスト膜20を形成した後、ポリイミド層の中抜きを行って、TABテープ46を予め形成しておく。また、このTABテープ46の形成時に、ソルダレジスト膜20の開口部に表出する外側配線層16上に、第1実施形態と同様な方法により、メッキ層の積層膜からなるランド部26を形成する。

【0051】そして、放熱板49上に、半導体チップ4 と固定板44を取り付けたのち、固定板44上に、TA Bテープ46を接着して固定する。この固定では、半導 体チップ4の表面に形成されている電極パッドとインナーリード46aの端子部分との位置合わせを行った後、 TABテープ46を固定板44に接着する。なお、電極 50 し、その上にバリアメタル4cが形成されている。バリ

パッドとインナーリード46aの一方側には金属バンプが形成されており、上記TABテープ46の固定時またはその後、インナーリード46aを外側から加熱して圧着させることにより、電極パッドとインナーリード46aの接続が達成される。

【0052】つぎに、半導体チップ4の表面から側面にかけてTABテープ46との隙間に封止樹脂48を流し込み、キュアして半導体チップ4の固定を完全なものとする。

10 【0053】最後に、第1実施形態と同様な方法により、ハンダボール18の固定を行って、当該T-BGA40を完成させる。

【0054】この第2実施形態に係る半導体装置(T-BGA40)及びその製造方法は、第1実施形態と同様に、ランド部26内にパラジウムメッキ層30が介在していることから、ランド部26表面の熱酸化が防止され、ランド部26と端子体間にAu-Sn合金層のような固くて脆い層が形成されため、その界面に良好なハンダ接合が達成され、その結果、端子体の脱落および固着20強度の低下が有効に防止できる利点がある。また、Au層を、例えばフラッシュメッキ法等によって薄く形成してもよいことから、高価なAuを節約でき、この点で製造コストを抑える利点がある。

【0055】加えて、本実施形態では、ランド部をTABテープ46の外側配線層46aに予め形成しておくことができる。したがって、後は、TABテープ46と他の部材を固定するだけでよいので、パッケージ組み立て工程が簡素であり、組み立てコストが余りかからないといった利点がある。

#### 30 【0056】第3実施形態

本実施形態は、本発明をCSPに適用した場合である。 図4は、本実施形態にかかる半導体装置(CSP)の概略斜視図である。このCSP50では、半導体チップ4が、本発明の"パッケージ用基板"としてのインターポーザー52上に載置されており、封止樹脂54により封止されている。

【0057】図5は、このCSPの断面図である。半導体チップ4が、ソルダバンプ56によってインターポーザー52と機械的、電気的に接続されており、半導体チップ4とインターポーザー52の間は封止樹脂54が充填されている。インターポーザー52に設けられたスルーホール58を通じて、インターボーザー52の顧にアレイ状に設けられたターミナル60とソルダバンプ56とが電気的に接続されている。ターミナル60は外部端子として、ガラスエポキシ系材料からなる図示しないプリント基板(マザーボード)にはんだ付けされる。【0058】図6は、ソルダバンプ形成部およびターミナル上部の拡大断面図である。半導体チップの表面に形成された電極パッド4a上でオーバーコート4bが開口

アメタル4c上に欠球状のハンダバンプ56が形成され ている。一方、インターポーザー52のターミナル60 上には、例えば銅からなる内側配線層62が形成され、 その上にランド部26が形成されている。ランド部26 は、第1実施形態と同様な形態(図2)でもよいが、こ の図6では、ソルダレジスト膜20の開口部が内側配線 層62上面に限定され、その開口部を埋め込むように下 層からニッケルメッキ層28,パラジウムメッキ層30 および金メッキ層32からなるランド部26が形成され ている.

【0059】かかる半導体装置は、CSPとすることに より構造が簡素なうえ、小型化、高密度化が達成されて いる。

【0060】つぎに、上記構成の半導体装置(CSP5 0) の製造方法について説明する。例えば、シリコン基 板上にトランジスタなどの種々の半導体素子を集積化し て形成した半導体チップ4の電極パッドおよびバリアメ タル4 c 上に、例えばソルダバンプ56を常法に従って 形成する。一方、例えばアレイ状に形成されたスルーホ ール58に導電体を形成し、さらに必要に応じてスルー 20 ホール58中の導電体に接続するように回路パターン (ターミナル60および内側配線層62) を印刷してイ ンターポーザー52を形成する。内側配線層62上で開 口させてソルダレジスト膜20を形成したのち、メッキ 法あるいはフラッシュメッキ法により、上記各メッキ層 28,30,32を順次積層させてランド部26を形成 する。

【0061】このランド部側の全面にフラックス処理を 行った後、ランド部26とソルダバンプ56とが接続さ れるように位置決めをして、半導体チップ4をインター 30 大断面図である。 ポーザー52上に載置する。所定の熱処理を施してソル ダバンプ56を溶融し、その後冷却することで半導体チ ップ4とインターポーザー52とを機械的、電気的に接

【0062】つぎに、半導体チップ4とインターポーザ -52との間隙に、例えば熱硬化性樹脂からなる封止樹 脂54を充填し、キュア(硬化)工程を行い、封止す る。このようにしてパッケージ化された半導体装置は、 そのターミナル60が例えばガラスエポキシ系の図示し ないマザーボードの導電性パターン上にはんだ付けさ れ、使用される。

【0063】なお、CSP50の底面のターミナル60 に、第1実施形態と同様な構成および形成方法によって ハンダボール等からなる外部端子体を予め固着し、実装 時に外部端子体を介してマザーボードとの接続を行うよ うにしてよい。

【0064】本実施形態の半導体装置 (CSP50) は、第1実施形態と同様に、ランド部26内にパラジウ ムメッキ層30が介在していることから、ランド部26 表面の熱酸化が防止され、ランド部26と端子体(ソル ダバンプ56)間にAu-Sn合金層のような固くて脆 い層が形成されため、その界面に良好なハンダ接合が達 成され、その結果、端子体の脱落および固着強度の低下 が有効に防止できる利点がある。また、Au層を、例え ばフラッシュメッキ法等によって薄く形成してもよいこ 10 とから、高価なAuを節約でき、この点で製造コストを 抑える利点がある。

[0065]

【発明の効果】本発明によれば、安価な製造コストであ りながら、高温での熱処理によって密着性の低下がない 端子体を備え、製造歩留りおよび信頼性が高い半導体装 置及びその製造方法を提供することができる。また、そ の製造方法に好適に使用可能なパッケージ用基板を提供 することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る半導体装置の構 造例を示す断面図である。

【図2】図1に示す半導体装置の外部端子となるハンダ ボールとランド部の要部拡大断面図である。

【図3】本発明の第2の実施形態に係る半導体装置の断 面図である。

【図4】本発明の第3の実施形態に係る半導体装置の斜 視図である。

【図5】図1の半導体装置の断面図である。

【図6】ソルダバンプ形成部およびターミナル上部の拡


【図7】従来のBGAの底面に設けられた外部端子(ハ ンダボール)を中心とした部分の断面図である。

#### 【符号の説明】

1, 40…BGA (半導体装置)、2, 42…パッケー ジ用基板、6…ダイアタッチ層、8,62…内側配線 層、10…銀ペースト、12…金ワイヤ、14…モール ド樹脂、16…外側配線層、18…ハンダボール、20 …ソルダレジスト膜、22…サーマルバイヤホール、2 4,58…スルーホール、26…ランド部、28…ニッ 40 ケルメッキ層、30…パラジウムメッキ層、32…金メ ッキ層、44…固定板、46…TABテープ、46a… インナーリード、48,54…封止樹脂、49…放熱 板、50…CSP(半導体装置)、52…インターポー ザー(パッケージ用基板)、56…ソルダバンプ、60 …ターミナル。


[図1]

1 BGA




[図4]






【図5】

【図2】




<u>50</u>




【図3】

40 T-BGA



[図6]

....



【図7】

